

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 4 月 1 6 日
Date of Application:


出 願 番 号 特 願 2 0 0 3 - 1 1 1 9 0 4
Application Number:
[ST. 10/C] : [J P 2 0 0 3 - 1 1 1 9 0 4]

出 願 人 沖電気工業株式会社
Applicant(s):

2 0 0 3 年 8 月 4 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



【書類名】 特許願

【整理番号】 TA000189

【提出日】 平成15年 4月16日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 23/12

【発明者】

 【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社
社内

 【氏名】 中野 宏昭

【特許出願人】

 【識別番号】 000000295

 【氏名又は名称】 沖電気工業株式会社

【代理人】

 【識別番号】 100079049

 【弁理士】

 【氏名又は名称】 中島 淳

 【電話番号】 03-3357-5171

【選任した代理人】

 【識別番号】 100084995

 【弁理士】

 【氏名又は名称】 加藤 和詳

 【電話番号】 03-3357-5171

【選任した代理人】

 【識別番号】 100085279

 【弁理士】

 【氏名又は名称】 西元 勝一

 【電話番号】 03-3357-5171

【選任した代理人】**【識別番号】** 100099025**【弁理士】****【氏名又は名称】** 福田 浩志**【電話番号】** 03-3357-5171**【手数料の表示】****【予納台帳番号】** 006839**【納付金額】** 21,000円**【提出物件の目録】****【物件名】** 明細書 1**【物件名】** 図面 1**【物件名】** 要約書 1**【包括委任状番号】** 9714945**【プルーフの要否】** 要

【書類名】 明細書

【発明の名称】 半導体チップ搭載用配線基板及びその製造方法

【特許請求の範囲】

【請求項 1】 半導体チップを搭載する半導体チップ領域と、前記半導体チップと電氣的に接続される配線が形成される配線領域と、を有する半導体チップ搭載用配線基板であって、

前記半導体チップ搭載用配線基板は、前記半導体チップ搭載用配線基板の強度を保つ補強層が形成される補強領域と、前記配線を覆う保護膜と、を有し、

前記配線領域は前記半導体チップ領域の周辺に配置されると共に、前記補強層領域は前記配線領域の周辺に配置されたことを特徴とする半導体チップ搭載用配線基板。

【請求項 2】 前記半導体チップは、前記配線領域の一部を覆うことを特徴とする請求項 1 に記載の半導体チップ搭載用配線基板。

【請求項 3】 前記補強層は、銅配線であることを特徴とする請求項 1 に記載に半導体チップ搭載用配線基板。

【請求項 4】 前記保護膜は、平滑化処理が施されてなることを特徴とする請求項 1 に記載の半導体チップ搭載用配線基板。

【請求項 5】 前記保護膜の表面は、切削研磨されて平滑化処理が施されてなることを特徴とする請求項 1 に記載の半導体チップ搭載用配線基板。

【請求項 6】 半導体チップを搭載する半導体チップ領域と、前記半導体チップと電氣的に接続される配線が形成される配線領域と、半導体チップ搭載用配線基板の強度を保つ補強層が形成される補強層領域と、を有する半導体チップ搭載用配線基板の製造方法であって、

前記半導体チップ領域の周辺に配置された前記配線領域に、前記配線を形成する工程と、

前記配線領域の周辺に配置された前記補強層領域に、前記補強層を形成する工程と、

前記配線を覆う保護膜を形成する工程と、

を有することを特徴とする半導体チップ搭載用配線基板の製造方法。

【請求項 7】 前記保護膜に、平滑化処理を施す工程を有することを特徴とする半導体チップ搭載用配線基板の製造方法。

【請求項 8】 前記平滑化処理は、前記保護膜の表面を切削研磨することを特徴とする請求項 7 に記載の半導体チップ搭載用配線基板の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、BGA (Ball Grid Array)、LGA (Land Grid Array)、CSP (Chip Size Package) などの半導体チップがパッケージされた半導体装置に用いられる半導体チップ搭載用配線基板及びその製造方法に関する。

【0002】

【従来の技術】

近年、半導体チップの信号処理の高速化、高機能化により、多くの外部端子接続端子が必要となってきたことから、半導体チップパッケージの一つとして、その底面に 2 次元的に外部端子が配列されている BGA 型の半導体装置がある。この BGA 型半導体装置は、例えば、外部電極として 2 次元的に配列された半田ボールが設けられた配線基板上、半導体チップが搭載され、半導体チップ周辺を樹脂封止したもの等がある。この配線基板には、絶縁基板上に半導体チップの外部端子と電氣的に接続される配線が形成されると共に、この配線を保護するソルダーレジスト (保護膜) が形成されており、ソルダーレジスト表面に半導体チップが積載されている。

【0003】

このような BGA 型半導体装置は、マザーボードなどのプリント基板に搭載される際には、2 次元的に配列された半田ボールを、プリント基板上の複数のパッドに、リフロー等により一括してハンダ付けされている。

【0004】

しかし、リフローによる熱ストレスで、配線基板が反り返ってしまうといった問題がある。このような反り返りを防止するために、従来から配線基板に銅など

からなる補強層を形成することが行なわれている。

【0005】

このような、配線基板は、図6～7に示すように、絶縁基板116上に半導体チップの外部端子と接続された配線が形成される配線領域128の内側の配線基板110における略中央部に位置にする領域（補強層領域132）に補強層が形成されており、この補強層領域132上方に半導体チップが搭載することになる。

【0006】

しかし、図8に示すように、配線118及び補強層120を覆うように、ソルダーレジスト122が形成されると、ソルダーレジスト122の表面は配線118及び補強層120のパターンに沿って凹凸を有しており、半導体チップ接着面が平坦ではなく、例えば、半導体チップ搭載時におけるチップからの圧力を当該チップ接着面に均一に係らなくなり、掛けられると共に、例えば、液状の接着剤（ダイスボンダ剤）が均一に塗布されず、半導体チップ周辺部に未充填部（ボイド）を発生し、リフロー時の熱ストレスにより、破損や半導体チップの剥れが生じてしまうといった問題が生じる。

【0007】

一方で、半導体チップ接着面を平坦化するために、特開11-340249号公報には、絶縁基板上に配線を形成すると共に、この配線が形成されていない領域にダミー配線を形成する提案がなされている。

【0008】

【特許文献1】

特開11-340249号公報

【0009】

【発明が解決しようとする課題】

しかしながら、特開11-340249号公報では、従来比べ、半導体チップ接着面を平坦化されるが、やはり、チップ接着面には配線及びダミー配線のパターンに沿った凹凸が生じているのが現状であり、より高い改善が求められている。

【0010】

本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、リフロー後の反り返りを防止するために補強しつつ、チップ接着面が平坦化された半導体チップ搭載用配線基板及びその製造方法を提供することである。

【0011】**【課題を解決するための手段】**

上記課題は、以下の手段により解決される。即ち、

本発明の半導体チップ搭載用配線基板は、

半導体チップを搭載する半導体チップ領域と、前記半導体チップと電氣的に接続される配線が形成される配線領域と、を有する半導体チップ搭載用配線基板であって、

前記半導体チップ搭載用配線基板は、前記半導体チップ搭載用配線基板の強度を保つ補強層が形成される補強領域と、前記配線を覆う保護膜と、を有し、

前記配線領域は前記半導体チップ領域の周辺に配置されると共に、前記補強層領域は前記配線領域の周辺に配置されたことを特徴とする。

【0012】

本発明の半導体チップ搭載用配線基板では、配線領域が半導体チップ領域の周辺に配置されると共に、補強層領域が配線領域の周辺に配置されいるので、半導体チップ領域は絶縁基板の平坦面となっている。このため、絶縁基板に形成された保護膜の半導体チップ領域と重なる半導体チップ接着面も平坦となっている。

【0013】

このように、本発明の半導体チップ搭載用配線基板は、補強層により、リフロー後の反り返りを防止可能に補強しつつ、チップ接着面が平坦化されいる。このため、半導体チップ搭載時におけるチップからの圧力を当該チップ接着面に均一に掛けられると共に、例えば、液状の接着剤（ダイスボンダ剤）が均一に塗布され、半導体チップ周辺部に未充填部（ボイド）を発生させることなく、半導体チップを搭載可能となる。液状の接着剤の他、接着シートを用いる場合でも、凹凸を生じさせることなくことなく接着シートを介在させることができ、隙間無く

半導体チップが搭載可能となる。これにより、熱ストレスによる破損や半導体チップの剥れが防止される。

【0014】

【発明の実施の形態】

以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。

【0015】

(第1の実施の形態)

図1は、第1の実施の形態の半導体装置を示す概略構成図である。図2は、第1の実施の形態に係る半導体チップ搭載用配線基板を示す平面図である。図3は、第1の実施の形態に係る半導体チップ搭載用配線基板を作製するための工程図である。

【0016】

図1に示す半導体装置では、配線基板10上に、半導体チップ12がその集積回路を上側（配線基板10とは反対側）に向けて搭載され、封止樹脂14により封止されている。

【0017】

配線基板10は、絶縁基板16上に、半導体チップ12の外部端子26と電氣的に接続される配線18を形成し（図3（a））、絶縁基板16を補強するための補強層20を形成し（図3（b））、さらに配線18を保護するためのソルダレジスト22（保護膜）を形成している（図3（c））。配線基板10は、さらに配線18と電氣的に接続される半田ボール24（外部端子）が形成されている。

【0018】

絶縁基板16は、図2に示すように、配線領域28と、これに囲まれたチップ領域30と、配線領域28を囲むように絶縁基板16周縁部に補強層領域32と、に別けられており、配線領域28に配線18が形成されており、補強層領域32に補強層20が形成されている。配線18、補強層20は、例えば、銅など金

金属材料をメッキ処理などにより形成している。なお、補強層 20 は、銅などの金属材料に限られず、導電材料、絶縁材料、問わずいずれを用いて形成してもよい。

【0019】

絶縁基板 16 上には、ソルダーレジスト 22 が全面を覆うように形成されている。但し、配線 18 とのコンタクトを取るためのスルーホールが一部設けられている（図示せず）。このソルダーレジスト 22 の表面は、絶縁基板 16 の配線領域 28 及び補強層領域 32 と重なる箇所では、各パターンに沿った凹凸を有しており、一方、チップ領域 30 と重なる部分（本実施形態ではこの領域が半導体チップ 12 接着面となる。）では平坦な絶縁基板 16 面に沿って平坦となっている。

【0020】

絶縁基板 16 には、配線 18 が形成されている面とは反対側の面に半田ボール 24 が設けられており、半田ボール 24 は絶縁基板 16 に設けられてたスルーホール（図示せず）を通じで配線 18 と電氣的に接続されている。

【0021】

そして、絶縁基板 16 におけるチップ領域 30 と重なるソルダーレジスト 22 面、即ちチップ接着面に、液状のダイスボンダ剤を用いて半導体チップ 12 が搭載されている。

【0022】

半導体チップ 12 は、金線等の配線材 27 によってワイヤボンディングされて外部端子 26 と配線 18 とが電氣的に接続されている。

【0023】

このように、本実施形態では、配線基板 10 の絶縁基板 16 表面（チップ搭載側の面）は、配線 18 が形成された配線領域 28 と、これに挟まれたチップ領域 30 と、補強層 20 が形成された補強層領域 32 と、に別けられているため、絶縁基板 16 表面を覆うソルダーレジストのチップ領域 30 と重なる部分（即ち、この部分がチップ接着面となる）は、平坦な絶縁基板 16 面に沿って平坦となっている。

【0024】

このソルダーレジスト22のチップ領域30と重なる部分が平坦となることで、半導体チップをダイスボンドする際に、半導体チップ12からの圧力を均一にチップ接着面に掛けられ、液状のダイスボンド剤が均一に塗布され、半導体チップ周辺部に未充填部（ボイド）を発生させることなく、半導体チップ12を搭載可能となる。このため、この未充填部（ボイド）に起因するリフロー時などの熱ストレスによる破損や半導体チップの剥れが防止される。

【0025】

また、別途、絶縁基板16の周縁部には絶縁基板を補強するための補強層20が形成されているため、リフロー時の反り返しを防止される。

【0026】

本実施形態では、絶縁基板を補強するための補強層領域32はチップ接着面とは重ならないため、補強層20の厚膜化が可能であり、より効果的にリフロー時の反り返しを防止される。

【0027】

（第2の実施の形態）

図4は、第2の実施の形態に係る半導体装置を示す概略構成図である。図5は、第2の実施の形態に係る半導体チップ搭載用配線基板の作製するための工程図である。

【0028】

本実施形態は、図4に示すように、配線基板10上にチップ領域30と共に配線領域28の一部を覆うようにして、半導体チップ12が搭載されている形態である。

【0029】

上記第1の実施形態では、ソルダーレジストのチップ領域30と重なる部分よりも大きいサイズの半導体チップ12を搭載する場合、また、チップ領域30を十分に確保できない場合、ソルダーレジスト22の絶縁基板16の配線領域28及び補強層領域32と重なる箇所では、各パターンに沿った凹凸を有しているため、やはり、この凹凸に起因して搭載される半導体チップ12周辺部に未充填部

(ボイド)が発生してしまう虞がある。

【0030】

そこで、本実施形態は、図5に示すように、絶縁基板16上に、半導体チップ12の外部端子26と電氣的に接続される配線18を形成し(図5(a))、絶縁基板16を補強するための補強層20を形成し(図5(b))、そして、配線18を保護するためのソルダーレジスト22を厚手に塗布形成した後(図5(c))、例えば研磨機34によって当該ソルダーレジスト22を切削研磨して平坦化して(図5(d))作製した配線基板10を用いる。

【0031】

それ以外の構成は、第1の実施形態と同様なので、その説明を省略する。

【0032】

本実施形態では、ソルダーレジスト22表面におけるチップ接着面が、補強層領域32及び配線領域28の各パターンに起因する凹凸が生じても、形成されるソルダーレジスト22に平面化処理が施されているため、チップ接着面自体は平坦となる。このため、搭載する半導体チップのサイズを問わずに、上記第1の実施形態と同様に、リフロー時の反り返しを防止しつつ、熱ストレスによる破損や半導体チップの剥れが防止される。

【0033】

なお、上記平滑化処理は、研磨機34を用いて切削研磨を行ったが、これに限られず、例えば、CMP (Chemical Mechanical Polishing) によって行ってもよい。

【0034】

上記各実施の形態では、半導体チップ12は、液状のダイスボンド剤を用いて搭載した例を説明したが、液状の接着剤の他、接着シートを用いる場合でも、凹凸を生じさせることなく接着シートを介在させることができ、隙間無く半導体チップが搭載可能となる。これにより、熱ストレスによる破損や半導体チップの剥れが防止される。

【0035】

上記各実施の形態では、BGA型の半導体装置の例を説明したが、その他、L

GAやCSP型の半導体装置にも適用可能である。

【0036】

なお、上記何れの実施の形態においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。

【0037】

【発明の効果】

以上、本発明によれば、リフロー後の反り返りを防止しつつ、熱ストレスによる破損や半導体チップの剥れを防止した半導体チップ搭載用配線基板及びその製造方法を提供することができる。

【図面の簡単な説明】

【図1】 第1の実施の形態の半導体装置を示す概略構成図である。

【図2】 第1の実施の形態に係る半導体チップ搭載用配線基板を示す平面図である。

【図3】 第1の実施の形態に係る半導体チップ搭載用配線基板を作製するための工程図である。

【図4】 第2の実施の形態に係る半導体装置を示す概略構成図である。

【図5】 第2の実施の形態に係る半導体チップ搭載用配線基板を作製するための工程図である。

【図6】 従来の半導体チップ搭載用配線基板を示す平面図である。

【図7】 従来の他の半導体チップ搭載用配線基板を示す平面図である。

【図8】 従来の半導体チップ搭載用配線基板を示す断面図である。


【符号の説明】

- 10 配線基板
- 12 半導体チップ
- 14 封止樹脂
- 16 絶縁基板
- 18 配線
- 20 補強層
- 22 ソルダーレジスト


- 2 4 半田ボール
- 2 6 外部端子
- 2 7 配線材
- 2 8 配線領域
- 3 0 チップ領域
- 3 2 補強層領域
- 3 4 研磨機

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



【書類名】 要約書

【要約】

【課題】 リフロー後の反り返りを防止しつつ、熱ストレスによる破損や半導体チップの剥れを防止した半導体チップ搭載用配線基板及びその製造方法を提供すること。

【解決手段】 半導体チップ搭載用配線基板を、絶縁基板 16 上に、半導体チップ 12 と電氣的に接続される配線を形成する配線領域 28 が、半導体チップ 12 を搭載するチップ領域 30 の周辺に配置されると共に、配線基板を補強するための補強層 20 を形成する補強層領域 32 は配線領域 28 の周辺に配置されせた構成とする。

【選択図】 図 2

特願 2 0 0 3 - 1 1 1 9 0 4

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 0 2 9 5]

1. 変更年月日

1 9 9 0 年 8 月 2 2 日

[変更理由]

新規登録

住 所

東京都港区虎ノ門 1 丁目 7 番 1 2 号

氏 名

沖電気工業株式会社